

DDR-SDRAM

หน่วยความจำ ความเร็วสูง ความถูกต้องสูง กับมาบร้อมกับเทคโนโลยีของ Source-Synchronous Interfaces

มนูษย์ บินดู

เนื่องจากความสามารถของการลือสารข้อมูลภายในคอมพิวเตอร์ได้รับการคาดหมายถึงความเร็วที่สูงขึ้นเรื่อยๆ ซึ่งมีแนวโน้มว่าการพัฒนาทางด้านอินเตอร์เฟลชิงไครนัสแบบเดิมเดิมมีแนวโน้มจะพัฒนาตามไม่ทันกับที่ระบบต้องการ **Source-Synchronous Interfaces** เป็นทางออกทางหนึ่งที่จะสามารถเพิ่มประสิทธิภาพการอินเตอร์เฟลระหว่างระบบโดยตรง บนเมนบอร์ดโดยมีแบบเดียวที่สูงขึ้น แต่ก็ต้องการความระมัดระวังในการออกแบบและการผลิตมากขึ้น

ความเร็วของการอินเตอร์เฟล บนเมนบอร์ดแบบเดิมนานนั้นยังมีข้อจำกัดอยู่ที่ไม่เกิน 250 Mbps ที่ระยะทาง 5 นิ้ว นักออกแบบกำลังให้ความสนใจต่อการอินเตอร์เฟลแบบ Source-Synchronous Interfaces ซึ่งทดลองดูแล้ว ปรากฏว่าสามารถให้ความเร็วในการเปลี่ยนสถานะในบัสข้อมูลไดถึง 1 พันล้านสถานะใน 1 วินาที ในระดับความยาวสาย 5 เมตรได้

เทคนิคการอินเตอร์เฟลแบบ Source-Synchronous Interfaces นี้จริงๆแล้วมีการใช้งานกันในปัจจุบันบ้างแล้ว ซึ่งเห็นผลได้ชัดในเรื่องของความสามารถของระบบที่ดีขึ้น ยกตัวอย่างในกรณีนี้คือ การอินเตอร์เฟลของเมนบอร์ดเข้ากับหน่วยความจำ ไม่ว่าจะเป็น Double Data Rate SRAM (DDR-SRAM), Double Data Rate Synchronous DRAM (DDR-SDRAM), Synchronous Graphic

- RAM และ Direct Rambus DRAM
- ส่วนตัวอย่างในงานทางด้านโครงข่ายและงานอินเตอร์เฟลเอกสารพูดอินพุตที่นำออกมายังงานในปัจจุบันแล้วก็มี Scalable Coherent Interface (SCI), Silicon Graphics(www.sgi.com) Craylink และ High Performance Interface (HIPPI)-6400-PI
- ตัวอย่างที่จะนำศึกษาในต่อไปนี้ เป็นการรีวิวในเรื่องของเทคโนโลยี Source-Synchronous Interfaces ที่ใช้ใน DDR-SDRAM
- **Source-Synchronous Interfaces** การอินเตอร์เฟลแบบ Source-Synchronous Interfaces นี้จะใช้วิธีการส่ง-


Synchronous interface	Source-synchronous interface
Limits the time of flight between two ICs to a clock period	Has no time-of-flight limit between two ICs
Requires clock-skew control	Requires no clock-skew control between ICs
Presents no interface-synchronization challenge for multiple-RAM interface	Presents an interface-synchronization challenge for interface with two or more RAMs
Increases pin count for interface to increase total bandwidth for interface	Increases frequency to increase total bandwidth for interface

ตารางที่ 1 : เปรียบเทียบความแตกต่างระหว่างการส่งข้อมูลแบบไครนัสธรรมด้า และ Source-Synchronous Interfaces


สัญญาณคลีกและบิทข้อมูลไปพร้อมกันจากภาคส่วนไปภาครับผ่านทางบัสข้อมูล ทางฝ่ายภาครับจะใช้สัญญาณคลีกที่รับได้ในการแล็ปช์ข้อมูลไว้ Source-Synchronous Interfaces ให้อดีตที่เหนือกว่าการอินเตอร์เฟสแบบบีบีซี ตรงที่การใช้ประโยชน์จากการเปลี่ยนล็อกของคลีกทั้งขึ้น-และลงในการที่จะแล็ปช์ข้อมูลไว้ และการแล็ปช์แต่ละครั้งไม่จำเป็นต้องรอเวลาให้ครบครึ่งคาน สัญญาณนาฬิกา สัญญาณคลีกที่สามารถเปลี่ยนสถานะเพื่อส่งบิทข้อมูลต่อไปได้เลย เทคโนโลยีไม่ทำให้จำนวนข้าของไอโอซีเพิ่มขึ้นแต่อย่างใด

Source-Synchronous Interfaces จะจัดปัญหาในเรื่องของ Time of Flight ที่เป็นช่วงเวลาที่เสียไประหว่างบิทที่รอจังหวะในการอินเตอร์เฟสแบบบีบีซี ครั้นถ้วน ทั่วไป ไม่จำเป็นต้องควบคุมความชันของคลีก (ดังในตารางที่ 1) ข้อดีอีกอย่างของ Source-Synchronous Interfaces คือดูเหมือนว่า การอินเตอร์เฟสแบบ Source-Synchronous Interfaces นี้จะสามารถเพิ่มความถี่ของการส่งผ่านเข้าออกได้มากจนเกือบจะเรียกได้ว่า ไม่จำกัดเลย ซึ่งการทำการเพิ่มแบบดีดที่การรับส่งข้อมูลต่อ 1 ชาไอซี จะทำให้การออกแบบสามารถควบคุมอัตรารับส่งรวมให้เหมาะสมกับจำนวนชาไอซี ซึ่งส่งผลไปถึงการใช้เทคโนโลยีแพ็กเกจจิ้งในเวลานั้นได้อย่างเต็มที่และเหมาะสม ความถี่ของการรับส่งสัญญาณนั้นสามารถเพิ่มขึ้นได้ 5 ถึง 10 เท่า ของความถี่หลักที่ใช้ในเครื่องมือนั้นได้

อย่างไรก็ตาม Source-Synchronous Interfaces ก็ยังคงเป็นความท้าทายสำหรับการออกแบบวงจรของเมนบอร์ดสมัยใหม่ การออกแบบวงจรนั้น จริงๆแล้ว ไม่จำเป็นต้องไปคาดหวังอะไรกันว่าจะเร่งอัตราส์ชันไปได้เท่าไหร่จากอัตราที่ตั้งไว้ แต่ต้องทำงานนั้น จำเป็นต้องทราบให้ได้ว่าความสามารถแฟบที่ช่องอยู่นั้นมีเท่าไรก็จะทำให้ระบบมีความสามารถที่จะเพิ่มอัตราส์ชันได้ แต่ก็จะทำให้ต้องระวังในเรื่องความสามารถของโครงสร้างไอซีว่าจะรับส่งสัญญาณได้เร็วขนาดไหน ทำให้-



รูปที่ 1 : Double Data Rate Interfaces (DDR) จะทำการส่งข้อมูลที่ขอบทั้งสองของสัญญาณคลีก



รูปที่ 2 : การอินเตอร์เฟสของ DDR-SDRAM ประกอบด้วยการอินเตอร์เฟสของ Address/Control และ Data แยกจากกัน

ต้นทุนเรื่องความชันของอุปกรณ์แพ็คเกจจิ้ง มีค่าเพิ่มขึ้นตามความถี่ด้วย อีกทั้งยังต้องคำนึงถึงเวลาที่ใช้เปลี่ยนสถานะ (Timing Skew) และแพทเทอเร้นรูปตา (Eye Pattern) เพื่อที่จะกำหนดความถี่ในการรับส่งข้อมูลรวมของระบบได้


การออกแบบสร้างอินเตอร์เฟส

การอินเตอร์เฟสแบบ DOUBLE DATA RATE (DDR) จะใช้ช่วงเวลาของสัญญาณคลีกทั้งขาขึ้นและขาลงในการบวก-


จังหวะของข้อมูลที่ส่งมาเพื่อให้ภาครับทำการรับข้อมูลไว้ หรือที่เรียกว่าการส์โตรป เทคนิคนี้ยังใช้ในแอดเมมโมรี่ระดับ 2, 3, เมมโมรี่-หลัก และ เมมโมรี่เฟรมบ์เฟอร์ ด้วย

การนำเทคนิคนี้ไปใช้กันหน่วยความจำ ต้องคิดให้ดี เพราะจะมีความยุ่งยากในการออกแบบ เนื่องจากธรรมชาติของใบทัชช้อมูลที่จะข้าวอกจากหน่วยความจำอย่างเป็นอะชีวะ ครั้นถ้าออกแบบโดยใช้ชุด logic ที่ไม่สามารถจัดการกับช่วงเวลาที่ต้องการได้ ดูรูปที่ 1

DDR-SDRAM ที่หันอยู่ในบจกุนัน มีอินเตอร์เฟสชนิดอนุกรมประกอบอยู่ในตัวอยู่ส่องอินเตอร์เฟสคือ การอินเตอร์เฟสข้อมูล (Data Interfaces) และการอินเตอร์เฟสแอดเดรส/สัญญาณควบคุม(Address/Control Interfaces) ดังในรูปที่ 2 การเขียนหรืออ่านข้อมูลเข้าออกจากหน่วยความจำจะกระทำในจังหวะที่สัญญาณ DQS เปลี่ยนสถานะ ส่วนข้อมูลแอดเดรสและสัญญาณควบคุมจะส่งให้กับหน่วยความจำในอัตราเร็วแค่ครึ่งหนึ่ง คือส่งให้ในหน่วยความจำทำการแล็ปช์ข้อมูล-



รูปที่ 3 : การหันช่วงเวลาสัญญาณ DQS ที่อุกมาจากหน่วยความจำทำให้ฟังก์กิรับ ได้รับช่วงเวลา เช็คอพและโอลด์ ให้อย่างเหมาะสม



รูปที่ 4 : จังหวะการเขียนของ DDR ในรูป 4a ไม่แตกต่างจากจังหวะการอ่านของ DDR ในรูป 4b เพียงแต่สัญญาณเป็นผู้รับหรือผู้ส่งเท่านั้น

ໄວ้เฉพาะช่วงเวลาที่สัญญาณ CLK เปลี่ยนสถานะจาก 0 ไป 1 เก่านั้น การอินเตอร์เฟสแบบนี้จะมีปัญหาอย่างมากตามมา เช่นความไม่แน่นอนของช่วงความกว้างของสัญญาณพัลส์ และจิตเหรอข้อมูลของสัญญาณ CLK และ DQS จะทำให้การเขียนอ่านผิดพลาดได้


ในรูปที่ 3 บน เป็นสัญญาณของบิทข้อมูลและ DQS ที่ซิงโครนัสออกมาจาก SDRAM และจำเป็นต้องทำการหน่วงเวลาสัญญาณ DQS เพื่อให้ได้จังหวะสัมพันธ์กันของสัญญาณดูดน้ำดังรูปที่ 3 ล่าง ซึ่งเป็นสัญญาณที่ต้องการและถูกส่งต่อไปยัง Synchronous Flip-flop วิธีการหน่วงสัญญาณที่นิยมใช้กันคือ Digital Delay Locked Loop (DLL) หรือ Phase Locked Loop(PLL) ที่อยู่ใน เอเจ้นท์หน่วยความจำ หรืออาจใช้เทคนิคการกัดลายบринท์ให้วางไป-วนมาเพื่อทำการหน่วงเวลาสัญญาณก็ได้ ไม่ว่าผู้ออกแบบจะใช้เทคนิคใด ระบบก็สามารถทำงานได้แต่จะเป็นการระนูจจะงไปเลยว่าระบบนี้จะต้องใช้สัญญาณนาฬิกาของเมนบอร์ดย่านความถี่เท่าไร ปัญหาอีกอย่างของการใช้ DLL หรือ PLL เข้ามายield การหน่วงเวลาจะเป็นการลืมเปลี่ยนค่าใช้จ่ายและเนื้อที่บนเมนบอร์ดมากขึ้น เนื่องจาก SDRAM

หนึ่งตัวจะต้องใช้ DLL หรือ PLL สองตัวใน-การอินเตอร์เฟสดังในรูปที่ 4

DDR-SDRAM มีเป้าหมายที่จะเร่งอัตราการส่งข้อมูลเข้าออกที่มากกว่า 250 Mbps ซึ่งปัญหาที่ตามมาคือ สัญญาณพัลส์ที่มีความเร็วสูงกว่า 125 MHz นี้ถูกากใช้บัสที่ไม่มีการเทอร์มิเนตหรือเทอร์มิเนตไม่ดี จะมีปัจจัยในเรื่องของความยาวสายที่ไปลงตัวเป็นจำนวนเท่าของ 1/4 หรือ 1/2 จะเกิดเรซิโนนซึ้งมาก ทำให้ช่วงเวลาการเข้าตัวของพัลส์จะยาวนานขึ้น

สำหรับ DDR-SDRAM 125 MHz ถ้าถูกลายวงจรพิมพ์ให้มีลักษณะเป็นเส้นแบบตามข้อกำหนด FR4 ค่า 1/4 และ 1/2 ที่ความเร็วระดับ 250 MHz จะอยู่ที่ความยาว 5.7 และ 11.43 นิ้วตามลำดับ ที่ความยาวนี้สัญญาณที่อยู่บนบัสที่ไม่ได้เทอร์มิเนตจะสหกันกลับไปกลับมาทั้งด้านภาครับและภาคนำจะไปเสริมกับบิทต่อไปทำให้ช่วงเวลาเข้าตัวจะนานขึ้นดูรูปที่ 5

ตัวอย่างเรื่องจิตเทอร์ของเวลาการเข้าตัวจะทำให้ V_{OH} (Output High Voltage) และ V_{OL} (Output Low Voltage) ไม่มีความเสถียรภาพก่อนที่จะเริ่มเปลี่ยนสถานะสำหรับบิทต่อไป ดูได้จากรูปที่ 6a ซึ่ง




รูปที่ 5 : การเทอร์มิเนตทั้งทางภาครับและภาคนำที่เหมาะสมจะช่วยลดเวลาการเข้าตัวของพัลส์ที่ภาครับได้ เมื่อจากจะไม่มีสัญญาณสหกันกลับไปกลับมาในสายนำสัญญาณทำให้การเข้าตัวช้าลง

- เป็นรูปของ “Inter Symbol Interference”
- หรือ “Eye Pattern” เป็นรูปของสัญญาณ-ขนาดความถี่ 200 MHz ข้อมูลที่ได้มาคือ แต่ละบิทจะใช้เวลา 5 ns จากนั้นดูค่าแรงดัน-ของสัญญาณเทียบกับเวลาในโคลเมเนล่าที่ผ่าน-รับสัญญาณ
- จากนั้นทำการรับสัญญาณทีละ 10 ns และเวลา 5ns แรกหลายครั้งมาซ้อนกัน จะสังเกตว่าสัญญาณนี้จะมีขอบนและขอบ-ล่าง ซึ่งเป็นแรงดันของสัญญาณระดับสูงและ-ต่ำ ที่นี่ที่อ่อนแรงภายในของเส้นล่างสุดของแรงดัน-ระดับสูง และเส้นบนสุดของแรงดันระดับต่ำ และยังอยู่ภายใต้เส้นเฉียงทุกเส้นจะเรียก-ว่า “ขนาดของตา” (“Eye Size”) การวางแผน-ตัวแทนของขอบสัญญาณ DQS และ CLK ต้องได้ดำเนินรูปแบบเดียวกันกับวงจรคงที่-จะทำให้ผู้รับสามารถแลกเปลี่ยนข้อมูลໄว้ได้อย่างดี-ที่สุด วิธีการที่จะทำให้การอินเตอร์เฟสมีความ-แม่นยำและเข้าถึงได้สูงนั้นสามารถทำได้-โดยการเทอร์มิเนตที่บีบจะทำให้ดวงตาม-ขนาดโต๊ะในรูปที่ 6b ซึ่งเป็นโอกาสที่จะ-ทำให้การออกแบบสามารถเร่งความเร็วการรับ-ส่งได้

วิเคราะห์การออกแบบ DDR-SDRAM

- การออกแบบเรื่องอินเตอร์เฟสนั้นมี-ปัจจัยหลักที่ต้องคำนึงถึงคือ คุณภาพของสัญญาณ(Signal Quality) จังหวะเวลาของ การอินเตอร์เฟส(Interface Timing) และการซิงโครนัส(Interface Synchronization)
- ในเรื่องของคุณภาพสัญญาณ สิ่งที่มีผล-ต่อปัจจัยนี้มีหลายประการ เช่นข้อดีของการใช้-



รูปที่ 6 : การเก็บร่องรอยต่อที่ถูกต้องซึ่งช่วยทำให้รู้ประงะของ Eye Pattern ในรูป a ดีขึ้นเป็น b จะช่วยให้เข้าใจพัฒนาญาณได้เร็วขึ้นและโอลด์ได้นานขึ้น


ສື່ອນໍາສ້າງສູງລູາມ (Signal Line Topology) ,
ການຈັດຄາຍປຽນທົນແຜ່ນວາງຈະພິມພໍ ແລະຄຸນ-
ສົມບັດຂອງແພີຶດເກີ່ມຈິງຂອງໄວ້ເຊື້ອ ເຫັນນີ້ຈະມີຜລ-
ຕອຄຸນພາກພອງສ້າງສູງລູາມ ບັນຍັງພາກນີ້ຈະກຳໄຫ້
ນັກອອກແບບສາມາດກຳທັນດ ຂາດຂອງກາຮໂ-
ເວຼອຣ໌ຊູກສ໌ (Overshoot Characterization)
ແລະຂາດຂອງ “Eye Pattern” ໄດ້ ດັງຢູ່ກໍ່ທີ່ 7

การออกแบบการเทอร์มิเนต บัสข้อมูล-
ของ DDR-SDRAMนั้นจะขึ้นกับความเร็ว-
ข้อมูลที่จะรับส่งและไม่สามารถใช้การเทอร์มิ-
เนตแบบขนาดได้ เนื่องจากเป็นการสื่อสาร-
แบบสองทิศทางแบบดั้งเดิม ดังนั้นจึงต้องใช้-


การทอร่มเนตแบบอนุกรรมแห่ง โดยสามารถ-
บรรจุรวมไว้ในไอกีฬาค่าส่งได้เลย เพื่อจะได้มี-
เป็นการเปลืองอุปกรณ์และเงินก็ยัง เมนบอร์ด
ครุภัที่ 8

อย่างไรก็ตามถึงแม้ว่าจะมีการหาค่า-
เทอร์มิเนเตอร์ขึ้นดูนุกรมที่แม่นยำได้แล้ว
แต่เวลาไม่ไปใช้งานจริง เทอร์มิเนเตอร์เหล่า-
นี้จะต้องถูกตัดออกนุกรมอยู่กับความต้านทานขา-
ออกของภาคสั่ง ซึ่งความผิดพลาดของความ-
ต้านทานขาดออกที่อยู่ในไอชินน์จะอยู่ระหว่าง
 $\pm 22\%$ ซึ่งมากกว่าตัวต้านทานปกติที่ใช้ภายใน-
นอกไอชิ่งในขณะนี้ยังไม่เป็นผลของความผิด-
พลาดตรงนี้มากนัก แต่ถ้ามีการใช้งานที่ความ-
เร็วสูงกว่า 500 Mbps และ ค่าความผิดพลาด-
ของเหล่าตัวต้านทานอนุกรมเหล่านี้จะส่งผลให้-
แพคเกจรับประมวลผลลักษณะหรรลิ่ง

ส่วนปัจจัยที่มีผลต่อจังหวะเวลาของ การอินเตอร์เฟสจะแบ่งย่อยไปอีกสามอย่างคือ ปัจจัยจากภาคส่ง, ปัจจัยจากบัสข้อมูล และ ปัจจัยจากภาครับ ในปัจจัยจากภาคส่ง- ประกอบไปด้วย จิตเทอร์ของอุปกรณ์ทุกด้วย และความชันสัญญาณของตัวส่งสัญญาณ ในปัจจัยจากสื่อนำสัญญาณก็เข็นเดียวกันจะ- คำนึงถึงจิตเทอร์และความชันของสัญญาณ- สูงสุดที่ผ่านลิายางจรวด เพื่อที่จะนำไปหักลบ-



รุปที่ 7 : การใช้ชุดข้อมูลสัญญาณแบบสุ่มจะช่วยทำให้สามารถอ่านค้างไปประสีกนิภาพ และวัดคุณภาพของสัญญาณได้



รูปที่ 8 : การออกแบบ DDR-SDRAM ต้องเป็น-
การเทอร์มิเนตแบบอนุกรมเท่านั้น

กันในภาครับ สรุปปัจจัยจากภาครับก็มีเช่น-
เดียวกันและเหมือนกันคือค่าจิตเทอร์ของ-
ภาครับและความชันสัญญาณสูงสุดของไอซี-
ทุกดัว

จังหวะเวลาสำหรับเมมโมรี่อ่อนนุ่ม
ASIC ที่นำมาเป็นตัวอย่างนี้ มาจาก สมาคม
TriCN รวมกับบริษัท Nvidia(www.
nvidia.com) ดังในตารางที่ 2-4 เป็นคำแนะนำ-
นำเพื่อที่จะให้ใช้ได้กับ DRAM ที่มาจากหลาย-
บริษัท โดยแบ่งเป็นจังหวะเวลา การเขียน-
ข้อมูล, การอ่านข้อมูล และการส่งแอดเดรส

Data-write interface-transmitter timing		
Skew component	Setup time (psec)	Hold time (psec)
Data/strobe clock jitter (t_{JDN})	50	50
Clock skew (t_{TSK})	50	50
Buffer-delay mismatch (t_{BDW})	25	25
Buffer pulse-width distortion (t_{SPWD})	150	150
Data source-synchronous-output (SSO) jitter (t_{DSSO})	300	
Strobe SSO jitter (t_{SSSO})		300
Total timing uncertainty	575	575
Data-write interconnect timing		
Skew component	Setup time (psec)	Hold time (psec)
PC-board-trace skew (t_{PCK})	25	25
Package-trace skew (t_{PKR})	25	25
Data eye-pattern jitter (t_{DEP})	0	500
Strobe eye-pattern jitter (t_{SEV})	50	0
Strobe-placement error (t_{STP})	125	125
Total timing uncertainty	225	675
Data-write receiver timing		
Skew component	Setup time (psec)	Hold time (psec)
DDR-SDRAM data setup (t_{DDRS})	800	0
DDR-SDRAM data hold (t_{DDRH})	0	400
Total timing uncertainty	800	400
Data-write end-to-end timing		
Skew component	Setup time (psec)	Hold time (psec)
Transmitter-timing uncertainty	575	575
Interconnect-timing uncertainty	225	675
Receiver-timing uncertainty	800	400
Timing margin at 125 MHz	400	350

จังหวะเวลาการเขียนข้อมูล

ตารางที่ 2 : ตารางค่าเวลาของจังหวะการเขียนข้อมูลลงหน่วยความจำของเมมโมรี่อ่อนนุ่ม

Data-read transmitter timing		
Skew component	Setup time (psec)	Hold time (psec)
Data/strobe clock jitter (t_{JDN})	150	150
DDR-SDRAM output skew (t_{DORSKW})	500	500
Total timing uncertainty	650	650
Data-read interconnect timing		
Skew component	Setup time (psec)	Hold time (psec)
PC-board-trace skew (t_{PCK})	25	25
Package-trace skew (t_{PKR})	25	25
Data eye-pattern jitter (t_{DEP})	0	625
Strobe eye-pattern jitter (t_{SEV})	75	0
Strobe-placement error (t_{STP})	125	125
Total timing uncertainty	250	800
Data-read receiver timing		
Skew component	Setup time (psec)	Hold time (psec)
Strobe/data-receiver pulse-width distortion (t_{SOPWD})	35	35
Strobe-routing skew (t_{SRSKW})	50	50
Flip-flop setup (t_{FS})	200	
Flip-flop hold (t_{FH})		200
Total timing uncertainty	285	285
Data-read end-to-end timing		
Skew component	Setup time (psec)	Hold time (psec)
Transmitter-timing uncertainty	650	650
Interconnect-timing uncertainty	250	800
Receiver-timing uncertainty	285	285
Timing margin at 125 MHz	815	265

ตารางที่ 3 : ตารางค่าเวลาของจังหวะการอ่านข้อมูลออกจากหน่วยความจำของเมมโมรี่อ่อนนุ่ม

จังหวะเวลาการเขียนข้อมูลประกอบ
ไปด้วยจังหวะเวลาสัญญาณເວັດພຸດທີ່ມາຈາ-
ເມມໂມຣ໌ເອເຈັນ໌, ຈຳກັດວະນາຂອງບັນຫຼຸບ
ແລະຈຳກັດວະນາຂອງບັນຫຼຸບເສັ້ນໃຫ້ແຕກຕ່າງກັນໄຫ-
ນຍອດສຸດ ສຳຄັນປະກອບຂອງความชันສัญญาณ-
ປະກອບດ້ວຍ CLK-to-data ແລະ t_{PD}
(Propogation delay) ສຳຄັນຈິຕິເກອວົມກະຈະມາ-
ຈາກ PLL ແລະຄວາມໄໝເຮັດວຽກແຮງດັນໄຟຟ້າ-
ທີ່ມາຈາກພາວເວົ້າພັບພັນປະເກດສົວໃຫ້

ຈຳກັດວະນາທີ່ເກີດຈາກບັນຫຼຸບ ມີຜລ-
ມາຈາກຄວາມຍາວຂອງບັນຫຼຸບທີ່ໄໝເກັກນະ-
ຄ່າຄວາມເກັບປະຈຸແປທີ່ແຕກຕ່າງກັນຂອງບັນ-
ຫຼຸບແຕ່ລະເສັ້ນ ສັນຍາ DQS ທີ່ຕັ້ງໃຈຈະ-
ໄຫລງຕຽງຕໍ່ແທນ່ງກິດລາງຂອງບົຖືຂອງມູນຈະ-
ຄຳດາເຄລື່ອນໄປທີ່ຕໍ່ແທນ່ງອື່ນທີ່ເປັນລັກຄະນະ
ຈິຕິເກອວົມແບບສຸ່ມ ຂາດຂອງຈິຕິເກອວົມທີ່ບັນ-
ຫຼຸບມີກຳອົບແກນຄາມປັບປຸງທີ່ໄປ ແລະມີກຳ-

เทอร์มินต์ได้ดีแค่ไหน

ส่วนจังหวะเวลาของภาครับนั้น จะถูกกำหนดมาจากโรงงานผู้ผลิต DDR-SDRAM ในตัวอย่างนี้ SDRAM ต้องการเวลา 800 psec ในการเช็คอปปิบิกข้อมูลและต้องการไฮลด์สัญญาณทิ้งไว้ 400 psec จึงเก็บข้อมูลเข้าสู่หน่วยความจำได้

จังหวะเวลาการอ่านข้อมูล

จังหวะเวลาการอ่านข้อมูลประกอบไปด้วย จังหวะเวลาการรับข้อมูลของเมมโมรี่ เอjenท์, จังหวะเวลาของบัสข้อมูล และจังหวะเวลาເອົາດີພຸດຂອງ DDR-SDRAM (ตามตารางที่ 3)

DDR-SDRAM จะเริ่มส่งข้อมูลเมื่อได้รับสัญญาณสตอรป DQS ดังนั้นจึงต้องເອົາข้อมูลของสัญญาณสตอรปมาคิดด้วย ส่วนข้อมูล DDR-SDRAM Output Skew ให้ແກ່ທີ່ດ້ວຍຄ່າຈິງທີ່ໂຮງງານหน່ວຍຄວາມຈຳເປັນຜູ້ກຳທັນໄທ

จังหวะเวลาของบัสข้อมูลจะเป็นค่าคงที่ เพราะเป็นเรื่องของการออกแบบลาย-ບິນນິກົນແຜ່ງຈາກສ່ວນກາງภาครັນທີ່ເປັນເມມໂມຣີເອົາຈິງທີ່ຕ້ອງຊູກອອກແນບໃໝ່ມີຄ່າຈິກເທຼອຮ່ອງສຕ່ອງປະສົງສ້າງສູ່ມູນຂອງມູນຄຸດແຕ່ລະບົກ ມີຄ່າແຕກຕ່າງກັນນ້ອຍທີ່ສຸດ

จังหวะเวลาการส่งແດຕເຕຣສ

จังหวะเวลาการส่งແດຕເຕຣສຈະຄ້າຍ-ຄືນກັບจังหวะการເຂົ້າມີຂອງມູນປະກອບໄປດ້ວຍ จังหวะเวลาເອົາດີພຸດຂອງເມມໂມຣີເອົາຈິງທີ່, จังหวะเวลาของบัสແດຕເຕຣສ ແລະ จังหวะเวลาการรับข้อมูลຂອງ DDR-SDRAM ตามตารางที่ 4 (ຄ່ານີ້ກຳທັນໂດຍໂຮງງານຜູ້ຜົລິດ DDR-SDRAM) ໃນกรณีตัวอย่างนี้ DDR-SDRAM ต้องการเวลาເຂົ້າມີ 2000 psec ແລະ ໄອລດໍາແຕດເຕຣສທີ່ໄວ້ 1000 psec ທັງຈາກໄດ້ຮັບ-ສ້າງສູ່ມູນຂອງສຕ່ອງ

ດ້ວຍວິທີການວິເຄຣະທີ່ສ້າງສູ່ມູນຈາກສາມວິທີຮົມນີ້ ແລະ ຮົມໄປເປັນກະບານກາງດ້ານສາຮັກໆດ້ວຍນຳ, ການອອກແນບລາຍງຈາກ, ແຮງດັນໄຟຟ້າ ແລະ ອຸນຫຼຸມແລ້ວ ການນຶກມານີ້-

Address transmitter timing		
Skew component	Setup time (psec)	Hold time (psec)
Data/strobe clock jitter (t_{CSJ})	50	50
Clock skew (t_{CSK})	50	50
Buffer-delay mismatch (t_{BDM})	25	25
Buffer pulse-width distortion (t_{BPD})	150	150
Data source-synchronous-output jitter (t_{DSOJ})	300	
Strobe SSO jitter (t_{SSOJ})		300
Total timing uncertainty	575	575
Address interconnect timing		
Skew component	Setup time (psec)	Hold time (psec)
PC-board-trace skew (t_{DCS})	200	200
Package-trace skew (t_{TPSK})	25	25
Data eye-pattern jitter (t_{DEP})	900	900
Total timing uncertainty	1125	1125
Address receiver timing		
Skew component	Setup time (psec)	Hold time (psec)
DDR-SDRAM data setup (t_{DOS})	2000	0
DDR-SDRAM data hold (t_{DOH})	0	1000
Total timing uncertainty	2000	1000
Address end-to-end timing		
Skew component	Setup time (psec)	Hold time (psec)
Transmitter-timing uncertainty	575	575
Interconnect-timing uncertainty	1125	1125
Receiver-timing uncertainty	2000	1000
Timing margin at 125 MHz	300	1300

ตารางที่ 4 : ตารางค่าเวลาของจังหวะการส่งແດຕເຕຣສທີ່ເອົາຈິງທີ່

ສາມາດຊ່ວຍໃຫ້ກອກແນບທຳການອອກ-ແນບອິນເດວຍເຟຂອງ DDR-SDRAM ໂດຍມີ-ປະສິບທີ່ກົມໃນຂ່າງ ± 7 ເປົ້ອງເຫັນຈຳກົດທີ່ໂຮງ-ຈາກກຳທັນແນ່ນອນ ເຊັ່ນເດືອກກັນໃນຂະນະນີ້ກູ່-ຜູ້-ຜົລິດ DDR-SDRAM ຈະປັບປຸງຈຳກົດທີ່ໂຮງ-ເຂົ້າມີຂອງມູນເຂົ້າມີຈາກທຳກົດທີ່ຈຳ-ໄດ້ເຫັນເວົ່າ ແລະ ມີແນວໂນມ່ວ່າຈະມີກັບພັດນາ-ຄວາມເຮົ້າມີໄປໄດ້ສູງກວ່າ 500 Mbps ເລັກທີ່-ເດືອກ.

